岗位描述
FHE + 编译器 + 硬件加速前沿交叉研究。我们开发面向 FHE 硬件加速器的全栈编译器框架（Python DSL → MLIR 编译优化 → 高效算子生成），目标是在编译器优化理论、领域特定语言设计、隐私计算系统等方向产出突破性成果。 1. 参与 MLIR Dialect 设计、编译优化、Pass 开发、FHE 算子实现（CKKS/BFV）、DSL 类型系统构建、性能建模与实验评估等工作。 2. 支持根据兴趣聚焦编译器/DSL/算 法/论文任一方向，鼓励第一作者发表论文（目标 CGO/PLDI/MICRO/ISCA/S&P 等）。