岗位描述
1、参与交换机/路由器/防火墙/智能网卡等网络设备的FPGA设计、模块编码与仿真验证。 2、完成报文处理、流量管理、内容识别或加解密等核心算法的硬件化实现。 3、配合软硬件团队进行板级联调、时序收敛及问题排查，保障系统稳定运行。 1、硕士及以上学历，微电子、集成电路、电子通信、计算机等相关专业。 2、具备扎实的硬件数字电路基础，掌握Verilog/SystemVerilog，熟悉Xilinx/Altera等主流FPGA器件架构及开发流程。 3、了解计算机网络原理，对交换机/路由器报文转发机制、PCIe协议或高速接口（如DDR、以太网MAC等）有一定认知。 4、具备较强的逻辑分析能力与抗压能力，对底层硬件技术充满热情，善于团队协作。 5、加分项：在校期间有完整的FPGA项目经验，或在全国大学生集成电路创新创业大赛、电子设计竞赛中获奖者优先。 岗位职责： 1、参与交换机/路由器/防火墙/智能网卡等网络设备的FPGA设计、模块编码与仿真验证。 2、完成报文处理、流量管理、内容识别或加解密等核心算法的硬件化实现。 3、配合软硬件团队进行板级联调、时序收敛及问题排查，保障系统稳定运行。 任职要求： 1、硕士及以上学历，微电子、集成电路、电子通信、计算机等相关专业。 2、具备扎实的硬件数字电路基础，掌握Verilog/SystemVerilog，熟悉Xilinx/Altera等主流FPGA器件架构及开发流程。 3、了解计算机网络原理，对交换机/路由器报文转发机制、PCIe协议或高速接口（如DDR、以太网MAC等）有一定认知。 4、具备较强的逻辑分析能力与抗压能力，对底层硬件技术充满热情，善于团队协作。 5、加分项：在校期间有完整的FPGA项目经验，或在全国大学生集成电路创新创业大赛、电子设计竞赛中获奖者优先。 职位信息 职位名称 职位名称 27秋-FPGA开发工程师 27秋-FPGA开发工程师 职能类型 职能类型 研发类 研发类 工作地点 工作地点 福建·福州市 福建·福州市 发布日期 发布日期 2026-09-05 2026-09-05 学历要求 学历要求 硕士 硕士 职位性质 职位性质 全职 全职 申请职位 27届秋招项目允许2026年08月25日至2027年01月31日内投递2次，请选择适合的职位进行投递 最新职位 27秋-售前工程师 27秋-光学工艺工程师 27秋-创新方法专员 27秋-FPGA开发工程师 27秋-开关电源工程师 27秋-结构工艺工程师(海外) 27秋-结构工艺工程师 27秋-封装工艺工程师 © 2021-2024 锐捷网络股份有限公司 京公网安备 11010802024479号 京ICP备15060035号-3 联系我们