岗位描述
1. 参与项目中 SOC 中端流程的建设与执行，学习并协助 RTL to Netlist 的实现流程及相关质量检查（QC）流程； 2. 支援 Synthesis / DFT（MBIST、SCAN）/ LEC / CLP / STA / Timing ECO / Power ECO 等相关流程的自主平台开发与脚本编写，逐步承担自动化 flow 的搭建与维护工作； 3. 参与项目 DFT / Clock / SDC / UPF 等架构规划的资料整理、方案学习与辅助设计，理解芯片中端顶层设计方法； 4. 协助定位并解决中端基于 block level 和 fullchip level 的前/后端流程交付问题，积累跨前端与后端协同的实战经验。